Silicon trên wafer cách điện

Nguyên tắc làm việc củaNó bán dẫn'SSilicon trên wafer cách điệnChủ yếu dựa vào cấu trúc độc đáo và tính chất vật chất của nó. Và Soi WaferBao gồm ba lớp: lớp trên cùng là lớp thiết bị silicon đơn tinh thể, giữa là lớp oxit (hộp) được chôn cách nhiệt và lớp dưới cùng là chất nền silicon hỗ trợ.

Cấu trúc của silicon trên các tấm cách điện (SOI)

Sự hình thành lớp cách nhiệt: Silicon trên wafer cách điện thường được sản xuất bằng công nghệ Smart Cut ™ hoặc SIMOX (tách bằng công nghệ oxy được cấy ghép). Công nghệ SMART CUT ™ tiêm các ion hydro vào wafer silicon để tạo thành một lớp bong bóng, sau đó liên kết wafer được tiêm hydro với silicon hỗ trợwafer. 

Sau khi xử lý nhiệt, wafer được tiêm hydro được tách ra từ lớp bong bóng để tạo thành cấu trúc SOI.Công nghệ SimoxCấy các ion oxy năng lượng cao vào các tấm silicon để tạo thành một lớp oxit silicon ở nhiệt độ cao.

Giảm điện dung ký sinh: Lớp hộp củaSilicon cacbua waferphân lập hiệu quả lớp thiết bị và silicon cơ sở, giảm đáng kểG điện dung ký sinh. Sự cô lập này làm giảm mức tiêu thụ năng lượng và tăng tốc độ và hiệu suất của thiết bị.

Tránh các hiệu ứng chốt: Các thiết bị N-Well và P-Well trongSoi Waferhoàn toàn bị cô lập, tránh hiệu ứng chốt trong các cấu trúc CMOS truyền thống. Điều này cho phépwafer soi được sản xuất ở tốc độ cao hơn.

Chức năng dừng khắc: TheLớp thiết bị silicon tinh thể đơnvà cấu trúc lớp hộp của SOI Wafer tạo điều kiện cho việc sản xuất MEMS và các thiết bị quang điện tử, cung cấp chức năng dừng khắc tuyệt vời.

Thông qua những đặc điểm này,Silicon trên wafer cách điệnđóng một vai trò quan trọng trong xử lý chất bán dẫn và thúc đẩy sự phát triển liên tục của mạch tích hợp (IC) vàHệ thống cơ điện tử (MEMS)ngành công nghiệp. Chúng tôi chân thành mong muốn được giao tiếp và hợp tác hơn nữa với bạn.

Tham số thông số kỹ thuật của sol 200mm Sol:

Silicon trên các cửa hàng sản xuất silicon trên wafers: