Một lời giải thích đầy đủ về quy trình sản xuất chip (1/2): Từ wafer đến bao bì và thử nghiệm

Việc sản xuất từng sản phẩm bán dẫn đòi hỏi hàng trăm quy trình và toàn bộ quy trình sản xuất được chia thành tám bước:xử lý wafer - quá trình oxy hóa - Photolithography - khắc - lắng đọng phim mỏng - Kết nối - kiểm tra - Bao bì.

Bước 1:Xử lý wafer

Tất cả các quá trình bán dẫn bắt đầu với một hạt cát! Bởi vì silicon chứa trong cát là nguyên liệu thô cần thiết để sản xuất wafer. Wafer là những lát tròn được cắt từ các xi lanh tinh thể đơn làm từ silicon (SI) hoặc gallium arsenide (GaAs). Để chiết xuất các vật liệu silicon có độ tinh khiết cao, Silica Sand, một vật liệu đặc biệt với hàm lượng silicon dioxide lên tới 95%, là cần thiết, đây cũng là nguyên liệu thô chính để làm bánh. Xử lý wafer là quá trình tạo ra các tấm wafer trên.

Ingot đúc

Đầu tiên, cát cần được nung nóng để tách carbon monoxide và silicon trong đó, và quá trình này được lặp lại cho đến khi thu được silicon cấp điện tử có độ tinh khiết cực cao (EG-SI). Silicon tinh khiết cao tan chảy thành chất lỏng và sau đó hóa thành một dạng rắn tinh thể duy nhất, được gọi là "thỏi", là bước đầu tiên trong sản xuất chất bán dẫn.

Độ chính xác của các thỏi silicon (trụ silicon) rất cao, đạt đến mức nanomet và phương pháp sản xuất được sử dụng rộng rãi là phương pháp Czochralski.

Cắt thỏi

Sau khi bước trước được hoàn thành, cần phải cắt hai đầu của thỏi bằng cưa kim cương và sau đó cắt nó thành những lát mỏng có độ dày nhất định. Đường kính của lát thỏi xác định kích thước của wafer. Các tấm wafer lớn hơn và mỏng hơn có thể được chia thành các đơn vị có thể sử dụng nhiều hơn, giúp giảm chi phí sản xuất. Sau khi cắt thỏi silicon, cần thêm các dấu hiệu "diện tích phẳng" hoặc "răng" trên các lát để tạo điều kiện cho việc thiết lập hướng xử lý như một tiêu chuẩn trong các bước tiếp theo.

Đánh bóng bề mặt wafer

Các lát cắt thu được thông qua quá trình cắt ở trên được gọi là "wafer trần", nghĩa là, "tấm vải thô" chưa được xử lý. Bề mặt của wafer trần là không đồng đều và mẫu mạch không thể được in trực tiếp trên đó. Do đó, trước tiên cần phải loại bỏ các khuyết tật bề mặt thông qua các quá trình khắc và khắc hóa học, sau đó đánh bóng để tạo thành một bề mặt nhẵn, sau đó loại bỏ các chất gây ô nhiễm còn lại thông qua việc làm sạch để có được một wafer hoàn thành bằng bề mặt sạch.

Bước 2: Quá trình oxy hóa

Vai trò của quá trình oxy hóa là tạo thành một màng bảo vệ trên bề mặt của wafer. Nó bảo vệ wafer khỏi các tạp chất hóa học, ngăn chặn dòng rò xâm nhập vào mạch, ngăn ngừa khuếch tán trong quá trình cấy ion và ngăn chặn wafer trượt trong quá trình khắc.

Bước đầu tiên của quá trình oxy hóa là loại bỏ các tạp chất và chất gây ô nhiễm. Nó đòi hỏi bốn bước để loại bỏ chất hữu cơ, tạp chất kim loại và làm bay hơi nước dư. Sau khi làm sạch, wafer có thể được đặt trong môi trường nhiệt độ cao từ 800 đến 1200 độ C, và lớp silicon dioxide (tức là "oxit") được hình thành bởi dòng oxy hoặc hơi nước trên bề mặt của wafer. Oxy khuếch tán qua lớp oxit và phản ứng với silicon để tạo thành một lớp oxit có độ dày khác nhau, và độ dày của nó có thể được đo sau khi hoàn thành quá trình oxy hóa.

Quá trình oxy hóa khô và quá trình oxy hóa ướt tùy thuộc vào các chất oxy hóa khác nhau trong phản ứng oxy hóa, quá trình oxy hóa nhiệt có thể được chia thành quá trình oxy hóa khô và oxy hóa ướt. Cái trước sử dụng oxy tinh khiết để tạo ra một lớp silicon dioxide, chậm nhưng lớp oxit mỏng và dày đặc. Loại thứ hai đòi hỏi cả hơi nước và hơi nước hòa tan cao, được đặc trưng bởi tốc độ tăng trưởng nhanh nhưng một lớp bảo vệ tương đối dày với mật độ thấp.

Ngoài chất oxy hóa, còn có các biến khác ảnh hưởng đến độ dày của lớp silicon dioxide. Đầu tiên, cấu trúc wafer, khiếm khuyết bề mặt của nó và nồng độ pha tạp bên trong sẽ ảnh hưởng đến tốc độ tạo lớp oxit. Ngoài ra, áp suất và nhiệt độ cao hơn được tạo ra bởi thiết bị oxy hóa, lớp oxit sẽ được tạo ra càng nhanh. Trong quá trình oxy hóa, cũng cần sử dụng một tấm giả theo vị trí của wafer trong thiết bị để bảo vệ wafer và giảm sự khác biệt về mức độ oxy hóa.

Bước 3: Photolithography

Photolithography là "in" mẫu mạch lên wafer qua ánh sáng. Chúng ta có thể hiểu nó như vẽ bản đồ mặt phẳng cần thiết cho sản xuất chất bán dẫn trên bề mặt của wafer. Tính mịn của mẫu mạch càng cao, sự tích hợp của chip đã hoàn thành càng cao, phải đạt được thông qua công nghệ quang khắc tiên tiến. Cụ thể, quang học có thể được chia thành ba bước: lớp phủ quang học, phơi nhiễm và phát triển.

Lớp phủ

Bước đầu tiên để vẽ một mạch trên wafer là phủ chất quang học trên lớp oxit. Photoresist làm cho wafer trở thành một "giấy ảnh" bằng cách thay đổi tính chất hóa học của nó. Lớp photoresist càng mỏng trên bề mặt của wafer, lớp phủ càng đồng đều và mô hình càng tốt có thể được in. Bước này có thể được thực hiện bằng phương pháp "lớp phủ spin". Theo sự khác biệt trong phản ứng ánh sáng (tia cực tím), các chất quang học có thể được chia thành hai loại: dương và âm. Cái trước sẽ bị phân hủy và biến mất sau khi tiếp xúc với ánh sáng, để lại mô hình của khu vực không phơi sáng, trong khi phần sau sẽ trùng hợp sau khi tiếp xúc với ánh sáng và làm cho mô hình của phần tiếp xúc xuất hiện.

Phơi bày

Sau khi màng quang được bao phủ trên wafer, việc in mạch có thể được hoàn thành bằng cách kiểm soát phơi sáng ánh sáng. Quá trình này được gọi là "tiếp xúc". Chúng ta có thể chọn lọc thông qua các thiết bị phơi sáng. Khi ánh sáng đi qua mặt nạ chứa mẫu mạch, mạch có thể được in trên wafer được phủ bằng màng quang dưới đây.

Trong quá trình phơi sáng, mẫu in càng tốt, càng nhiều thành phần mà chip cuối cùng có thể phù hợp, giúp cải thiện hiệu quả sản xuất và giảm chi phí của từng thành phần. Trong lĩnh vực này, công nghệ mới hiện đang thu hút nhiều sự chú ý là in thạch bản EUV. Lam Research Group đã cùng phát triển một công nghệ quang học phim khô mới với các đối tác chiến lược ASML và IMEC. Công nghệ này có thể cải thiện đáng kể năng suất và năng suất của quá trình tiếp xúc với in thạch bản EUV bằng cách cải thiện độ phân giải (một yếu tố chính trong chiều rộng mạch tinh chỉnh).

Phát triển

Bước sau khi tiếp xúc là phun nhà phát triển lên wafer, mục đích là loại bỏ chất quang học trong khu vực không được che chắn của mẫu, để có thể tiết lộ mẫu mạch in. Sau khi hoàn thành sự phát triển, nó cần được kiểm tra bởi các thiết bị đo và kính hiển vi quang học khác nhau để đảm bảo chất lượng của sơ đồ mạch.

Bước 4: Khắc

Sau khi quang học của sơ đồ mạch được hoàn thành trên wafer, một quá trình khắc được sử dụng để loại bỏ bất kỳ màng oxit dư thừa và chỉ để lại sơ đồ mạch bán dẫn. Để làm điều này, chất lỏng, khí hoặc plasma được sử dụng để loại bỏ các phần dư đã chọn. Có hai phương pháp khắc chính, tùy thuộc vào các chất được sử dụng: khắc ướt bằng cách sử dụng một dung dịch hóa học cụ thể để phản ứng hóa học để loại bỏ màng oxit và khắc khô sử dụng khí hoặc plasma.

Khắc ướt

Khắc ướt sử dụng các giải pháp hóa học để loại bỏ màng oxit có lợi thế của chi phí thấp, tốc độ khắc nhanh và năng suất cao. Tuy nhiên, khắc ướt là đẳng hướng, nghĩa là tốc độ của nó giống nhau theo bất kỳ hướng nào. Điều này làm cho mặt nạ (hoặc màng nhạy cảm) không hoàn toàn phù hợp với màng oxit khắc, vì vậy rất khó để xử lý các sơ đồ mạch rất tốt.

Khắc khô

Khắc khô có thể được chia thành ba loại khác nhau. Đầu tiên là khắc hóa chất, sử dụng khí khắc (chủ yếu là hydro florua). Giống như khắc ướt, phương pháp này là đẳng hướng, có nghĩa là nó không phù hợp để khắc mịn.

Phương pháp thứ hai là cường độ vật lý, sử dụng các ion trong plasma để tác động và loại bỏ lớp oxit dư. Là một phương pháp khắc dị hướng, việc khắc khắc có tốc độ khắc khác nhau theo hướng ngang và dọc, do đó độ mịn của nó cũng tốt hơn so với khắc hóa học. Tuy nhiên, nhược điểm của phương pháp này là tốc độ khắc chậm vì nó hoàn toàn phụ thuộc vào phản ứng vật lý do va chạm ion.

Phương pháp thứ ba cuối cùng là khắc ion phản ứng (RIE). RIE kết hợp hai phương pháp đầu tiên, nghĩa là sử dụng plasma để khắc hóa ion hóa, khắc hóa học được thực hiện với sự trợ giúp của các gốc tự do được tạo ra sau khi kích hoạt plasma. Ngoài tốc độ khắc vượt quá hai phương pháp đầu tiên, RIE có thể sử dụng các đặc điểm dị hướng của các ion để đạt được khắc mô hình chính xác cao.

Ngày nay, khắc khô đã được sử dụng rộng rãi để cải thiện năng suất của các mạch bán dẫn mịn. Việc duy trì tính đồng nhất khắc toàn bộ và tốc độ khắc tăng là rất quan trọng, và thiết bị khắc khô tiên tiến nhất hiện nay là hỗ trợ sản xuất logic và chip bộ nhớ tiên tiến nhất với hiệu suất cao hơn.

Vetek S bán dẫn là nhà sản xuất chuyên nghiệp của Trung QuốcLớp phủ cacbua tantalum, Lớp phủ cacbua silicon, Than chì đặc biệt, Gốm silicon cacbuaVàGốm sứ bán dẫn khác. Bán dẫn Vetek cam kết cung cấp các giải pháp tiên tiến cho các sản phẩm SiC Wafer khác nhau cho ngành công nghiệp bán dẫn.

Nếu bạn quan tâm đến các sản phẩm trên, xin vui lòng liên hệ trực tiếp với chúng tôi.  

Mob: +86-180 6922 0752

WhatsApp: +86 180 6922 0752

Email: anny@veteksemi.com