Tin tức

Công nghệ CMP định hình lại bối cảnh sản xuất chip như thế nào

2025-09-24

Trong vài năm trở lại đây, vị trí trung tâm của công nghệ đóng gói đã dần nhường chỗ cho một “công nghệ cũ” -CMP(Đánh bóng cơ khí hóa học). Khi Liên kết lai trở thành vai trò dẫn đầu của thế hệ bao bì tiên tiến mới, CMP đang dần chuyển từ phía sau sang vị trí nổi bật.


Đây không phải là sự hồi sinh của công nghệ mà là sự quay trở lại với logic công nghiệp: đằng sau mỗi bước nhảy vọt của thế hệ là sự phát triển chung về các khả năng chi tiết. Và CMP là "Vua chi tiết" được đánh giá thấp nhất nhưng cực kỳ quan trọng.


Từ làm phẳng truyền thống đến các quy trình then chốt



Sự tồn tại của CMP ngay từ đầu chưa bao giờ nhằm mục đích “đổi mới” mà để “giải quyết vấn đề”.


Bạn có còn nhớ các cấu trúc liên kết đa kim loại trong các giai đoạn nút 0,8μm, 0,5μm và 0,35μm không? Hồi đó, độ phức tạp của thiết kế chip ít hơn nhiều so với ngày nay. Nhưng ngay cả đối với lớp kết nối cơ bản nhất, nếu không có khả năng làm phẳng bề mặt do CMP mang lại, độ sâu tiêu điểm không đủ cho kỹ thuật quang khắc, độ dày khắc không đồng đều và kết nối giữa các lớp không thành công đều sẽ là những vấn đề nghiêm trọng.


“Không có CMP thì ngày nay sẽ không có mạch tích hợp.” "



Bước vào kỷ nguyên hậu Định luật Moore, chúng ta không còn đơn thuần theo đuổi việc giảm kích thước chip mà chú ý hơn đến việc xếp chồng và tích hợp ở cấp độ hệ thống. Liên kết lai, DRAM 3D, CUA (CMOS dưới mảng), COA (CMOS trên mảng)... Các cấu trúc ba chiều ngày càng phức tạp đã khiến một "giao diện mượt mà" không còn là lý tưởng nữa mà là một điều cần thiết.

Tuy nhiên, CMP không còn là bước lập kế hoạch đơn giản nữa; nó đã trở thành yếu tố quyết định sự thành bại của quá trình sản xuất.


Liên kết lai: Chìa khóa kỹ thuật để xác định khả năng xếp chồng trong tương lai



Liên kết lai về cơ bản là một quá trình liên kết lớp điện môi + kim loại-kim loại ở cấp độ giao diện. Nó có vẻ "phù hợp", nhưng trên thực tế, nó là một trong những điểm kết nối đòi hỏi khắt khe nhất trong toàn bộ lộ trình của ngành bao bì tiên tiến:



  • Độ nhám bề mặt không được vượt quá 0,2nm
  • Copper Dishing phải được kiểm soát trong phạm vi 5nm (đặc biệt trong trường hợp ủ ở nhiệt độ thấp)
  • Kích thước, mật độ phân bố và hình thái hình học của đệm Cu ảnh hưởng trực tiếp đến tốc độ sâu răng và năng suất
  • Ứng suất wafer, độ cong, cong vênh và độ dày không đồng đều sẽ được phóng đại thành "các biến số nghiêm trọng"
  • Việc tạo ra các lớp oxit và Void trong quá trình ủ cũng phải dựa vào trước “khả năng kiểm soát chôn sẵn” của CMP.



Liên kết lai chưa bao giờ đơn giản như việc "dính". Đó là sự khai thác triệt để từng chi tiết xử lý bề mặt.


Và CMP ở đây đảm nhận vai trò là nước đi kết thúc trước “nước đi cuối cùng”


Bề mặt có đủ phẳng hay không, đồng có đủ sáng hay không và độ nhám có đủ nhỏ hay không sẽ quyết định "vạch xuất phát" của tất cả các quy trình đóng gói tiếp theo.


Thách thức về quy trình: Không chỉ tính đồng nhất mà còn cả “khả năng dự đoán”



Từ con đường giải pháp của Vật liệu Ứng dụng, những thách thức của CMP vượt xa tính đồng nhất:



  • Lot-to-Lot (Giữa các đợt)
  • Wafer-to-Wafer (giữa các tấm wafer
  • trong wafer
  • trong khuôn khổ



Bốn mức độ không đồng nhất này làm cho CMP trở thành một trong những biến số dễ biến động nhất trong toàn bộ chuỗi quy trình sản xuất.


Trong khi đó, khi các nút quy trình tiến triển, mọi chỉ báo về kiểm soát R (điện trở tấm), độ chính xác của đĩa/lõm và độ nhám Ra đều phải ở độ chính xác "mức nanomet". Đây không còn là vấn đề có thể được giải quyết bằng cách điều chỉnh tham số thiết bị mà thay vào đó là điều khiển cộng tác ở cấp hệ thống:



  • CMP đã phát triển từ quy trình thiết bị một điểm thành hành động ở cấp hệ thống đòi hỏi nhận thức, phản hồi và điều khiển vòng kín.
  • Từ hệ thống giám sát thời gian thực RTPC-XE đến điều khiển áp suất phân vùng Đầu đa vùng, từ công thức Bùn đến tỷ lệ nén Pad, mọi biến số đều có thể được mô hình hóa chính xác chỉ để đạt được một mục tiêu: làm cho bề mặt "đồng nhất và có thể kiểm soát" giống như một tấm gương.




“Thiên nga đen” của các kết nối kim loại: Cơ hội và thách thức đối với các hạt đồng nhỏ


Một chi tiết khác ít được biết đến là Cu hạt nhỏ đang trở thành một con đường vật chất quan trọng cho Liên kết lai nhiệt độ thấp.


Tại sao? Bởi vì đồng hạt nhỏ có nhiều khả năng hình thành các kết nối Cu-Cu đáng tin cậy ở nhiệt độ thấp.


Tuy nhiên, vấn đề là đồng hạt nhỏ dễ bị Dishing hơn trong quá trình CMP, điều này trực tiếp dẫn đến việc thu hẹp cửa sổ quy trình và độ khó trong việc kiểm soát quy trình tăng mạnh. Giải pháp? Chỉ có hệ thống kiểm soát phản hồi và mô hình hóa tham số CMP chính xác hơn mới có thể đảm bảo rằng các đường cong đánh bóng trong các điều kiện hình thái Cu khác nhau có thể dự đoán và điều chỉnh được.


Đây không phải là thách thức về quy trình một điểm mà là thách thức đối với khả năng của nền tảng quy trình.


Công ty Vetek chuyên sản xuấtDung dịch đánh bóng CMP,Chức năng cốt lõi của nó là đạt được độ phẳng mịn và đánh bóng bề mặt vật liệu dưới tác dụng hiệp đồng của ăn mòn hóa học và mài cơ học để đáp ứng các yêu cầu về độ phẳng và chất lượng bề mặt ở cấp độ nano.






Tin tức liên quan
X
We use cookies to offer you a better browsing experience, analyze site traffic and personalize content. By using this site, you agree to our use of cookies. Privacy Policy
Reject Accept