Trình đơn web

Tìm kiếm sản phẩm

Ngôn ngữ

Dịch vụ & Tài nguyên

Vật liệu & Thiết kế

Việc lựa chọn sự kết hợp chất nền và lớp phủ phù hợp là chìa khóa để ngăn ngừa hư hỏng thành phần sớm, giảm ô nhiễm hạt và tối đa hóa năng suất wafer. Chúng tôi cung cấp các giải pháp thiết kế kết cấu và vật liệu phù hợp theo quy trình cụ thể của khách hàng (nhiệt độ vận hành, tính chất hóa học của khí phản ứng, tốc độ tăng tốc).

Khả năng thiết kế cốt lõi của chúng tôi:

  • Kết hợp ứng suất CTE nghiêm ngặt:Để chu kỳ nhiệt nhanh (>100 °C/phút), chúng tôi khớp chính xác đường cong nhiệt độ CTE của chất nền than chì có độ tinh khiết cao và lớp phủ CVD, về cơ bản giảm nguy cơ bong tróc lớp phủ và nứt vi mô.
  • Lựa chọn lớp phủ theo từng kịch bản cụ thể:Lớp phủ CVD SiC cho môi trường epit Wax Si/SiC (Epi), MOCVD và plasma; Lớp phủ CVD TaC cho điều kiện nhiệt độ cao hơn và ăn mòn mạnh (ví dụ: tăng trưởng PVT đơn tinh thể SiC).
  • Tối ưu hóa điện trở suất và độ dẫn nhiệt có thể kiểm soát:Kiểm soát chính xác điện trở suất và độ dẫn nhiệt của chất nền và lớp phủ để đáp ứng các yêu cầu về điện và trường nhiệt cụ thể của mâm cặp tĩnh điện RF, ESC hoặc Vùng gia nhiệt.
  • Kiểm soát nguồn ô nhiễm & Giảm CoO:Các lớp lắng đọng CVD có độ tinh khiết cao bịt kín than chì xốp, giảm đáng kể sự bong tróc hạt, khuếch tán tạp chất kim loại siêu vi lượng và nguy cơ thoát khí ở nhiệt độ cao.

So sánh lựa chọn lớp phủ điển hình (Hướng dẫn tổng quan)

Lớp phủ Hướng ứng dụng điển hình Ưu điểm cốt lõi
CVD SiC Epit Wax Si/SiC (Epi), MOCVD, khắc plasma một phần Độ tinh khiết cao, ổn định nhiệt tốt, chống ăn mòn hóa học, hiệu suất chi phí tổng thể cao
CVD TaC Tăng trưởng đơn tinh thể SiC ở nhiệt độ cao (PVT), các thành phần chịu tải ở nhiệt độ cực cao Đánh giá nhiệt độ cao hơn (> 1600 ° C), chống ăn mòn mạnh, chống oxy hóa tuyệt vời

Trường hợp thực tế & Lợi ích khách hàng (Kinh nghiệm):

Nhà sản xuất epit Wax SiC (Epi) hàng đầu:Thành phần ban đầu sử dụng lớp phủ CVD TaC không khớp, dẫn đến ứng suất bề mặt quá mức và thường xuyên có các vết nứt vi mô ở nhiệt độ cao. Chúng tôi chạy lại các mô phỏng nhiệt động lực học và chuyển sangChất nền than chì có độ tinh khiết cao đặc biệt phù hợp với CTE + lớp đệm + lớp phủ CVD SiCgiải pháp. Kết quả: tuổi thọ trung bình của linh kiện tăng từ 200 giờ lên 850 giờ; tần suất thay thế hàng năm trên mỗi công cụ giảm từ 40 xuống 9 lần; tiết kiệm chi phí O&M cho thiết bị toàn diện vượt quá 650.000 RMB mỗi năm.

GDMS purity analysis report for TaC coating GDMS purity analysis report for SiC coating

Báo cáo phân tích độ tinh khiết GDMS cho lớp phủ TaC và SiC

Câu hỏi thường gặp

1. Hỏi: Tôi nên chọn lớp phủ CVD SiC và lớp phủ CVD TaC như thế nào?

▼

MỘT:Nhìn vào nhiệt độ quá trình của bạn và cường độ ăn mòn pha khí. Nếu nhiệt độ quy trình dưới 1000 °C và chủ yếu liên quan đến quá trình ăn mòn dựa trên Cl₂/F₂ hoặc epitaxy thông thường, hãy chọnCVD SiCđể có hiệu suất chi phí tốt nhất; nếu nhiệt độ quá trình vượt quá 1200 ° C và liên quan đến môi trường ăn mòn mạnh (ví dụ: tăng trưởng đơn tinh thể SiC PVT), chúng tôi khuyên bạn nênCVD TaC, mang lại khả năng chống ăn mòn và nhiệt độ vượt trội. Chúng tôi có thể cung cấp báo cáo đề xuất lựa chọn miễn phí dựa trên các thông số quy trình cụ thể của bạn.

2. Hỏi: Bạn có hỗ trợ tạo nguyên mẫu một mảnh / lô nhỏ không? Thời gian dẫn đầu là gì?

▼

MỘT:Đúng! Đối với các nguyên mẫu kỹ thuật đảo ngược,MOQ là 1 cái. Đối với các bộ phận đơn giản thông thường, từ khi nhận mẫu đến khi giao bộ phận được ánh xạ, thời gian thực hiện nhanh nhất là khoảng10–15 ngày làm việc; đối với các bộ phận liên quan đến quá trình phủ phức tạp thì khoảng20–25 ngày làm việc. Hãy liên hệ với các kỹ sư của chúng tôi để được đánh giá nhanh chóng.

3. Hỏi: Nguyên nhân gây ra hiện tượng tách lớp phủ CVD trên các bộ phận bằng than chì trong quá trình sử dụng? Nó có thể được giải quyết?

▼

MỘT:90% trường hợp bong tróc là do không khớp giữa hệ số giãn nở nhiệt (CTE) của chất nền than chì và lớp phủ, dẫn đến hiện tượng bong tróc do mỏi khi gia nhiệt/làm lạnh nhanh. Giải pháp của chúng tôi: trước tiên hãy đo chính xác đường cong CTE của bộ phận ban đầu của bạn, sau đó điều chỉnh đặc biệt mật độ bề mặt và gradient nhiệt độ lắng đọng để hai CTE rất khớp nhau. Độ bền liên kết có thể được cải thiện hơn1,5 lầnmức độ thông thường của ngành.

4. Hỏi: Bạn có thể cung cấp CoA (Giấy chứng nhận phân tích) cho sản phẩm không? Nó bao gồm dữ liệu gì?

▼

MỘT:Mỗi sản phẩm được vận chuyển đều đạt tiêu chuẩn với mộtsố sê-ri duy nhất + báo cáo CoA đầy đủ. Báo cáo bao gồm: dữ liệu kiểm tra CMM kích thước quan trọng, bản đồ phân bố độ dày lớp phủ đa điểm, giá trị độ nhám bề mặt (Ra) và kết luận phân tích độ tinh khiết vật liệu (GDMS).

Bắt đầu dịch vụ độc quyền của bạn ngay bây giờ

Liên hệ với chúng tôi ngay lập tức Yêu cầu báo giá

Điện thoại: +86-18069220752(Tina);+86-15988690905(Sera)

E-mail: anny@veteksemi.com

Ánh xạ mẫuVật liệu & Thiết kếTối ưu hóa & Sản xuất hàng loạtKiểm soát chất lượng & Hậu cần
Tin tức Khuyến nghị
Tại sao Thuyền wafer thạch anh có độ tinh khiết cao cho TEL lại trở nên cần thiết cho sản xuất chất bán dẫn tiên tiến
Tại sao Thuyền wafer thạch anh có độ tinh khiết cao cho TEL lại trở nên cần thiết cho sản xuất chất bán dẫn tiên tiếnXem thêm >>
Nút thắt vô hình trong tăng trưởng SiC: Tại sao nguyên liệu thô SiC CVD số lượng lớn 7N lại thay thế bột truyền thống
Nút thắt vô hình trong tăng trưởng SiC: Tại sao nguyên liệu thô SiC CVD số lượng lớn 7N lại thay thế bột truyền thốngXem thêm >>
Công nghệ cắt thông minh cho các tấm wafer cacbua silic khối khối
Công nghệ cắt thông minh cho các tấm wafer cacbua silic khối khốiXem thêm >>
Vật liệu nano cacbua silicon
Vật liệu nano cacbua siliconXem thêm >>
Xô giữ nhiệt thạch anh là gì?
Xô giữ nhiệt thạch anh là gì?Xem thêm >>
Gốm silicon cacbua là gì?
Gốm silicon cacbua là gì?Xem thêm >>
X
Chúng tôi sử dụng cookie để cung cấp cho bạn trải nghiệm duyệt web tốt hơn, phân tích lưu lượng truy cập trang web và cá nhân hóa nội dung. Bằng cách sử dụng trang web này, bạn đồng ý với việc chúng tôi sử dụng cookie. Chính sách bảo mật
Từ chốiChấp nhận