Lớp phủ CVD trong Epit Wax bán dẫn: Thông số kỹ thuật, lựa chọn SiC/TaC và kiểm soát lỗi

Tác giả | Kỹ sư Nickwu | Kỹ sư, Phòng Vật liệu Tiên tiến, Công ty Bán dẫn Vetek

Giới thiệu: Trong epitaxy, chất nhạy cảm với than chì được phủ là một phần của ranh giới nhiệt, hóa học và ô nhiễm của lò phản ứng. Giá trị của nó không chỉ nằm ở độ dày lớp phủ mà còn ở mức độ ổn định của bộ phận hoàn thiện trong việc duy trì nhiệt độ của tấm bán dẫn, độ ổn định bề mặt và khả năng lặp lại thông qua các chu kỳ tăng trưởng và làm sạch.

1. Lớp phủ CVD như một ranh giới của quá trình Epitaxy

Kết luận cốt lõi: Ngay cả khi nhiệt độ, áp suất và lưu lượng khí không thay đổi, độ nhám của lớp phủ, cặn lắng, hình dạng túi hoặc sự xuống cấp của bề mặt có thể làm thay đổi sự truyền nhiệt và hóa học bề mặt. Do đó, chất nhạy được phủ phải được coi là thành phần lò phản ứng quan trọng của quá trình chứ không phải là bộ phận giữ tấm bán dẫn thụ động.

Nhiệt độ tăng trưởng điển hình minh họa cho tải trọng: GaN MOCVD thường chạy ở khoảng 1000–1100°C, epit Wax Si ở khoảng 1050–1200°C, và epit Wax SiC ở khoảng 1500–1700°C. Nhiệt độ wafer phụ thuộc vào công suất gia nhiệt cộng với hình dạng cảm biến, độ phát xạ, độ sâu của túi, độ quay và dòng khí.

MOCVD hành tinh sử dụng dòng chảy tầng và sự quay nhiều sóng mang để cải thiện độ dày, thành phần và tính đồng nhất pha tạp.[1]

2. Thông số lớp phủ CVD SiC và TaC

Kết luận cốt lõi: “Lớp phủ 100 μm” không phải là thông số kỹ thuật bán dẫn hoàn chỉnh. Mật độ, độ tinh khiết, cấu trúc vi mô, độ nhám, CTE, phân bố độ dày, độ bám dính và kiểm soát khuyết tật phải được xem xét cùng nhau, đặc biệt là ở các túi, cạnh, lỗ và các đặc điểm bị che khuất nơi lắng đọng cục bộ có thể khác nhau.

Chuỗi kỹ thuật là:

Tỷ lệ nhiệt độ / áp suất / khí CVD → sự phát triển của hạt → mật độ / độ nhám / ứng suất → tuổi thọ lớp phủ.

Áp suất cao hơn làm tăng độ nhám và độ xốp, trong khi nhiệt độ quá cao tạo ra cấu trúc thô hơn.[3]

3. Tính đồng nhất về nhiệt và khả năng lặp lại từ đầu đến cuối

Kết luận cốt lõi: Lớp phủ có thể trở nên không thể chấp nhận được trước khi nó bong ra rõ ràng. Sự trôi dạt, suy thoái, lắng đọng hoặc thay đổi độ nhám có thể làm thay đổi khả năng truyền và phát nhiệt từ tấm wafer sang chất nhạy cảm, tạo ra nhiệt độ hoặc sự trôi dạt trong khi thành phần vẫn còn nguyên vẹn về mặt cơ học.

Cân bằng nhiệt wafer:

Qtotal = Qdẫn truyền + Q bức xạ + Q đối lưu

Chất nhạy cảm được phủ ảnh hưởng đến các thuật ngữ này thông qua các đặc tính vật liệu, tình trạng bề mặt và hình học. Độ sâu của túi rất quan trọng vì sự tích tụ lớp phủ làm thay đổi hình dạng chỗ ngồi cuối cùng của tấm bán dẫn.

Lớp phủ danh nghĩa 100 μm thay đổi xung quanh túi có thể thay đổi cả đường dẫn nhiệt cục bộ và kích thước cuối cùng. Sự thay đổi nhỏ không tự động gây ra sự không đồng nhất, nhưng độ sâu của túi sau lớp phủ phải là CTQ.

Trong quá trình sản xuất:

cặn tăng trưởng + làm sạch + chu trình nhiệt → độ nhám/độ trôi phát xạ → độ trôi ranh giới nhiệt → độ trôi nhiệt độ wafer → tốc độ tăng trưởng/độ trôi thành phần.

Do đó, tuổi thọ của linh kiện phải được xác định bằng các giới hạn của quy trình—chứ không chỉ đơn giản là “không nhìn thấy được hư hỏng”.

4. Lựa chọn CVD SiC so với CVD TaC

Kết luận cốt lõi: CVD SiC là cơ sở thực tế cho nhiều bộ phận epit Wax Si, GaN và SiC vì độ chín, độ tinh khiết và khả năng tương thích với than chì của nó. TaC trở nên hấp dẫn khi nhiệt độ cực cao hoặc hóa học giàu Si làm cho SiC suy giảm cơ chế giới hạn tuổi thọ đã được xác minh.

Cây quyết định lựa chọnT < ~1400°C và SiC có tương thích về mặt hóa học không?

→ Có: đủ điều kiện CVD SiC.

→ Không: tiếp tục.

Epitaxy SiC ở ~1500–1700°C?

→ Bắt đầu với SiC đã được chứng minh. Nếu suy thoái, các hạt hoặc tuổi thọ ngắn chiếm ưu thế, hãy so sánh TaC.

>2000°C hoặc tiếp xúc với hơi Si nghiêm trọng?

→ Ưu tiên đánh giá TaC.

TaC không phải là bất khả xâm phạm về mặt hóa học. Ở nhiệt độ 1973 K trong hơi silicon, CVD TaC tạo thành các sản phẩm phản ứng TaSi₂/SiC; tăng tiếp xúc với Si làm tăng độ sâu ăn mòn và độ nhám.[4] Do đó, việc lựa chọn phải dựa trên tốc độ phân hủy trong lò phản ứng thực chứ không chỉ riêng điểm nóng chảy.

5. Cơ chế hư hỏng lớp phủ CVD

Kết luận cốt lõi: Hầu hết các hư hỏng của lớp phủ nhạy cảm đều phát sinh từ ứng suất nhiệt kết hợp, sự lắng đọng không đồng đều, suy thoái hóa học và hư hỏng do vệ sinh hoặc xử lý. Phân tích lỗi phải liên kết khiếm khuyết có thể nhìn thấy được với cơ chế gốc của nó và sau đó với triệu chứng của tấm bán dẫn thay vì chỉ dừng lại ở việc “bong tróc lớp phủ”.

Một mối quan hệ ứng suất nhiệt bậc nhất hữu ích là:

σ ≈ E × Δα × ΔT

Trong đó E là mô đun lớp phủ, Δα chênh lệch CTE lớp phủ/chất nền và ΔT độ lệch nhiệt. Đây là lý do tại sao việc kết hợp CTE than chì lại quan trọng gần như độ tinh khiết của lớp phủ.

Các túi, lỗ và rãnh sâu có thể nhận được sự vận chuyển tiền chất khác nhau:

Lớp phủ mỏng/xốp cục bộ → tấn công nhiệt/hóa học → tiếp xúc với than chì → xói mòn → các hạt → nguy cơ khuyết tật tấm bán dẫn.

Do đó, một bộ phận có thể đạt đến giai đoạn cuối vòng đời của quá trình trước khi kết thúc vòng đời cơ học.

6. Yêu cầu về trình độ chuyên môn và RFQ

Kết luận cốt lõi: Trình độ chuyên môn phải chuyển đổi các điều kiện của lò phản ứng thành các CTQ có thể đo lường được và xác minh chúng trên hình dạng hoàn thiện. Chỉ giấy chứng nhận vật chất là không đủ; mục tiêu là tính toàn vẹn của lớp phủ có thể lặp lại, kích thước và đặc tính nhiệt/hóa học thông qua các chu trình làm sạch và tăng trưởng tiêu biểu.

Một đặc điểm kỹ thuật thực tế nên bao gồm:

• Vật liệu: cấp than chì, độ tinh khiết, CTE; giai đoạn phủ và độ tinh khiết.
• Lớp phủ: độ dày, giới hạn cục bộ, độ nhám, tiêu chí lỗ kim/độ xốp, tiêu chí bám dính hoặc chu trình nhiệt.
• Hình học: độ sâu túi sau khi phủ, độ phẳng/độ đảo, OD/ID, lỗ và CTQ liên quan đến xoay.
• Quá trình: kích thước tấm bán dẫn, nhiệt độ, chất khí, áp suất, chế độ gia nhiệt/quay, hóa chất làm sạch và các chu kỳ dự kiến.

Điểm kiểm tra được đề xuất:

Đến → chu kỳ tăng trưởng xác định → làm sạch → hết vòng đời.

Việc liên kết các điểm kiểm tra này với dữ liệu về hạt và tấm bán dẫn sẽ hữu ích hơn so với việc chỉ kiểm tra bằng mắt.

7. Câu hỏi thường gặp

CVD SiC nên dày bao nhiêu?

Khoảng 100 μm là một tham chiếu hữu ích, không phải là mức tối ưu phổ quát. Hình học, dung sai ăn mòn, ứng suất và dung sai kích thước xác định mục tiêu.

Lớp phủ dày hơn có luôn bền lâu hơn không?

Không. Nó bổ sung thêm lượng dự trữ ăn mòn nhưng cũng có thể làm tăng ứng suất dư và sự dịch chuyển kích thước.

Tại sao lớp phủ SiC bị bong tróc?

Những nguyên nhân điển hình là CTE không khớp, ứng suất dư, khuyết tật bề mặt, hình dạng cạnh, chu trình nhiệt, hư hỏng do ăn mòn hóa học và làm sạch.

Khi nào TaC nên thay thế SiC?

Khi sự tấn công ở nhiệt độ cao hoặc giàu Si được chứng minh là giới hạn tuổi thọ vượt trội của SiC và TaC mang lại kết quả vòng đời tốt hơn.

Phần kết luận

Kết luận cốt lõi: Than chì được phủ CVD phải được coi là một phần của quy trình epitaxy. Mục tiêu là hoạt động ổn định về nhiệt, hóa học và kích thước trong suốt quá trình sản xuất, với thời hạn sử dụng được xác định bằng CTQ của quy trình có thể đo lường được thay vì chỉ hư hỏng nhìn thấy được.

Chuỗi kỹ thuật là:

chất nền than chì → cấu trúc vi mô CVD → hình học hoàn thiện → độ ổn định nhiệt/hóa học → độ lặp lại của wafer.

Câu hỏi hay hơn không chỉ đơn giản là “Lớp phủ dày bao nhiêu?” mà là “Thành phần này sẽ hoạt động như thế nào sau các chu kỳ tăng trưởng, làm sạch và nhiệt lặp đi lặp lại cũng như giới hạn có thể đo lường được nào để xác định thời hạn sử dụng của nó?”

Tài liệu tham khảo

[1] AIXTRON SE, Nguyên lý hành tinh (MOCVD).

[2] Lớp phủ SGL Carbon, SIGRAFINE® SiC – Dữ liệu vật liệu.

[3] Huo Y. và cộng sự, Báo cáo khoa học 16, 4150 (2026), “Nghiên cứu mối tương quan giữa quy trình-cấu trúc-thuộc tính trong lớp phủ CVD-SiC trên nền than chì.”

[4] Hao K. và cộng sự, Vacuum 241, 114677 (2025), “Cơ chế ăn mòn do hơi silicon gây ra của lớp phủ CVD TaC trên nền than chì”.

Kỹ sư Nickwu có 15 năm kinh nghiệm trong lĩnh vực R&D về lớp phủ CVD và vật liệu vùng nóng gốc carbon. Ông đã lãnh đạo dự án giới thiệu sản xuất hàng loạt các thành phần than chì được phủ TaC đầu tiên của Trung Quốc được sử dụng trong epit Wax SiC 8 inch. Ông đã tham gia vào nhiều dự án phân tích lỗi và thiết kế vùng nóng để phát triển tinh thể SiC và nắm giữ bảy bằng sáng chế phát minh liên quan đến vật liệu vùng nóng.